"가속기 칩과 메모리의 물리적 거리 단축…AI칩 장벽 넘었다"
1200억 매개변수 AI 구동시 메모리 비용 6분의1 'z낸드-O' 선봬
 |
| ▲ 삼성전자가 공개한 zHBM, Z낸드-O, V10 BV-낸드 /이미지=삼성전자 제공 |
[소셜밸류=최연돈 기자] 삼성전자가 기존 고대역폭메모리(HBM)의 한계를 뛰어넘는 차세대 3차원(3D) 아키텍처를 내놨다.
이 아키텍처는 인공지능(AI) 반도체의 성능과 전력 효율 한계를 뛰어넘기 위해 AI 칩 상단에 메모리를 수직으로 쌓은 것으로, 기존 HBM에 비해 성능, 전력효율 등에서 앞서 상용화가 이뤄지면 적지 않은 파장이 예고된다.
4일(현지시간) 삼성전자에 따르면 김경륜 삼성전자 D램개발실 상무는 이날 미국 캘리포니아주 샌타클래라컨벤션센터에서 열린 메모리 행사 'FMS 2026'에서 진행한 기조발표를 통해 3D 아키텍처 'zHBM'을 공개했다.
zHBM은 AI 가속기(xPU) 옆에 고대역폭메모리(HBM)를 연결하는 기존 방식에서 벗어나 AI 가속기 위에 HBM을 직접 적층하는 아키텍처다.
삼성전자는 가로·세로(X·Y축)의 2차원에서 탈피해 3차원인 높이(Z축)를 활용했다는 점에서 기술 앞에 'z'를 붙였다.
이 기술을 활용하면 가속기와 메모리 간의 데이터 이동 거리를 최소화해 데이터 병목 현상을 해결하고 대역폭·전력효율도 높일 수 있다고 삼성전자 측은 설명했다.
삼성전자에 따르면 zHBM은 차세대 제품인 HBM5와 비교하더라도 그래픽처리장치(GPU)당 성능이 최대 8배, 전력 대비 성능이 최대 3배 향상된다. 발열 제어 측면에서도 열 저항 수치가 HBM5에 비해 10∼25% 수준으로 낮아져 열 저항을 절반 이상 떨어뜨릴 수 있다.
김 상무는 "기존 패키징 구조로는 가속기 칩과 메모리 간의 물리적 거리 단축에 물리적 한계인 '메모리 장벽'(memory wall)이 존재한다"며 zHBM의 의미를 강조했다.
또 그는 현재 개발 단계인 HBM5에 HBM 사상 처음으로 게이트올어라운드(GAA) 트랜지스터를 구현해 파운드리 2㎚ 초미세 공정을 적용했고, 코어 다이 측면에 열 방출 구조기술을 적용해 발열 제어 수준을 전 세대보다 20% 이상 향상했다고 밝혔다.
 |
| ▲ 삼성전자 'V10 BV 낸드' /사진=삼성전자 제공 |
삼성전자는 z낸드-O의 경우 D램의 용량 부족과 기존 낸드의 낮은 대역폭 문제를 동시에 해결, 고용량과 고대역폭, 빠른 응답속도를 구현해 데이터 처리를 효과적으로 지원한다고 설명했다.
이 부사장은 매개변수(파라미터)가 1200억개인 GPT 모델을 시험 구동한 결과 z낸드-O가 기존 D램 서버와 동일한 초당 토큰 수를 기록하면서도, 비용은 6분의 1에 불과하다고 소개했다.
삼성전자는 또 이날 기조연설에서 400단 이상을 수직 적층한 10세대 V낸드 'V10 BV-낸드'도 업계 최초로 공개했다.
[저작권자ⓒ 사회가치 공유 언론-소셜밸류. 무단전재-재배포 금지]
